CLIPPEDIMAGE= JP404076946A

PAT-NO: JP404076946A

DOCUMENT-IDENTIFIER: JP 04076946 A

TITLE: WAFER INTEGRATED CIRCUIT DEVICE

PUBN-DATE: March 11, 1992

INVENTOR-INFORMATION:

NAME:

YAMASHITA, KOICHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD

N/A

APPL-NO: JP02189491

APPL-DATE: July 19, 1990

INT-CL (IPC): H01L027/00; H01L025/00; H01L025/04

;H01L025/065 ;H01L025/07

;H01L025/18

US-CL-CURRENT: 257/777

### ABSTRACT:

PURPOSE: To facilitate the manufacture of a circuit and improve yield rate by forming a circuit for system and a circuit, which has the function of a wafer integrated circuit, on different wafers.

CONSTITUTION: This comprises a wafer 1, where circuits 2 for system and connection pads 3 for the circuits for system are made, and a wafer 2, where circuits 5 which have the functions of constituting a wafer integrated circuit are made at the face opposed to the wafer 1. Through they are not shown in the circuits 5 which have the functions of constituting the

wafer integrated circuit, connection pads 6 are provided at the positions conforming to the connection pads 3. The wafer 2, where the circuits 2 are formed, and the wafer 4, where the circuits are formed, are put on the other with the faces, where those circuits 2 and 5 are formed, opposed to each other, and both connection pads are connected by bumps 7 at the opposed faces.

COPYRIGHT: (C) 1992, JPO&Japio

(1) 特許出願公開

# @ 公開特許公報(A) 平4-76946

®Int. Cl. 5
H 01 L 27/00
25/00
25/04
25/065
25/07
25/18

識別記号 庁内整理番号 3 0 1 B 7514-4M A 7638-4M @公開 平成4年(1992)3月11日

7638-4M H 7638-4M

H 01 L 25/04 25/08 Z Z

審査請求 未請求 請求項の数 4 (全6頁)

60発明の名称 ウエーハ集積回路装置

②特 願 平2-189491

②出 願 平2(1990)7月19日

**网**条 明 者 山 下 公 一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士 通株式 会社 神奈川県川崎市中原区上小田中1015番地

QA代 理 人 弁理士 柏谷 昭司 外1名

#### 明細書

# 1. 発明の名称

ウェーハ集積回路装置

### 2. 特許請求の範囲

(1). システム用回路(2)が形成されたウエーハ(1)と、ウエーハ集積回路を構成する機能をもつ回路(5)が形成されたウエーハ(4)からなり、両ウエーハの該回路(2)、(5)が相互に接続されることによりシステムが実現されていることを特徴とするウエーハ集積回路装置。

(2). システム用回路(2)が形成されたウエーハ(1)と、ウエーハ集積回路を構成する機能をもつ回路(5)が形成されたウエーハ(4)からなり、それらが前面と前面、背面と背面、あるいは、前面と背面を対向させて積層され、両ウエーハの該回路(2)、(5)が相互に接続されることによりシステムが実現されていることを特徴とするウエーハ集積回路装置。

(3). システム用回路 (2) が形成されたウエーハ (1) と、ウエーハ集積回路を構成する機能を

もつ回路が形成された複数のウェーハまたはチャプ (4、10) が積層され、それらの回路間が相互に接続されることによりシステムが実現されていることを特徴とするウェーハ集積回路装置。

(4). システム用回路(2)が形成されたウェーハ(1)と、配線のみが形成されているウェーハ(4)と、ウェーハ集積回路を構成する機能をもつ回路が形成されたチップまたはウェーハ(10)が積層され、それらの回路間が相互に接続されることによりシステムが実現されていることを特徴とするウェーハ集積回路装置。

# 3. 発明の詳細な説明

#### [概要]

ウェーハ集積回路装置に関し、

汎用DRAMの大量生産によるコストメリット を生かして、組立コストをさらに低減したウエー ハ集積回路装置を提供することを目的とし、

システム用回路が形成されたウェーハと、ウエ ーハ集積回路を構成する機能をもつ回路が形成さ れたウェーハからなり、両ウエーハの該回路が相 互に接続されることによりシステムが実現される ように構成した。

また、システム用回路が形成されたウエーハと、ウェーハ集積回路を構成する機能をもつ回路が形成されたウエーハからなり、それらが前面と前面、背面と背面、あるいは、前面と背面を対向させて積層され、両ウエーハの該回路が相互に接続されることによりシステムが実現されるように構成した。

また、システム用回路が形成されたウエーハと、ウェーハ集積回路を構成する機能をもつ回路が形成された複数のウエーハまたはチップが積層され、それらの回路間が相互に接続されることによりシステムが実現されるように構成した。

そしてまた、システム用回路が形成されたウエーハと、配線のみが形成されているウエーハと、ウエーハ集積回路を構成する機能をもつ回路が形成されたチップまたはウエーハが積層され、それらの回路間が相互に接続されることによりシステムが実現されるように構成した。

中に欠陥をもつ領域が存在しても、欠陥をもたな い集積回路、あるいは欠陥をもたない領域の素子 を用いて、システム全体を正常に動作させるよう な欠陥救済技術を導入しなければならない。

### (従来の技術)

近年、ウエーハ集積回路技術を用いて、汎用 D R A M コアにネットワーク形成用ロジックを付加することによってウエーハ上にネットワークを構成したウエーハ集積回路装置が開発されている(雑誌「電子材料」1989年6月号p.71~75参照)。

これはDRAM本来の工程だけで製造できるために、例えば、レーザ光による配線の接続や断線、あるいは、フローティングゲートによる配線経路の選択等の欠陥迂回方法に比較して、量産性やコストの点で非常に有利である。

## (発明が解決しようとする課題)

しかし、この方法は、1枚のウエーハにDRA Mとネットワーク形成用ロジックを形成していた ため、コストの面から汎用DRAMチップと比較

# 〔産業上の利用分野〕

本発明は、ウエーハ集積回路装置に関する。

従来の半導体集積回路装置においては、ウエーハ全体に一速の製造工程を施し、1枚のウエーハ上に多数の素子からなる集積回路装置を複数個形成した後、集積回路装置ごとのチップとして切り離し、個々のチップを用いて半導体装置を形成するのが遺例であった。

しかし、本発明の対象であるウエーハ集積回路 装置は、ウェーハ上に形成された複数の集積回路 装置を個々のチップに切り離さず、ウエーハ上に 形成した全チップ、あるいはその中の複数特定チップを用いて構成する大規模集積回路である。

このウェーハ集積回路装置は、チップごとに切り離す場合に比べて実装密度を高くでき、組立コストを低減できる等多くの利点を有しているが、半導体装置の製造工程における歩留りの現状からみて、ウェーハ上に形成された全ての集積回路装置が正常に動作する可能性はきわめて低いため、欠陥をもつ集積回路装置あるいは集積回路装置の

した場合、特定用途向けのメモリチップを製造する場合と同様に、大量生産によるコストメリット を充分に実現することができない。

本発明は、この点に鑑み、汎用 D R A M の大量 生産によるコストメリットを生かして、組立コス トをさらに低減したウエーハ集積回路装置を提供 することを目的とする。

# 〔課題を解決するための手段〕

本発明にかかるウェーハ集積回路においては、システム用回路が形成されたウェーハと、ウェーハ集積回路を構成する機能をもつ回路が形成されたウェーハからなり、両ウェーハの該回路が相互に接続されることによりシステムが実現される構成を採用した。

また、システム用回路が形成されたウエーハと、ウエーハ集積回路を構成する機能をもつ回路が形成されたウエーハからなり、それらが前面と前面と前面と背面とお面、前面と背面を対向させて積層され、両ウエーハの該回路が相互に接続されることによりシステムが実現される構成を採用し

た。

また、システム用回路が形成されたウェーハと、ウェーハ集積回路を構成する機能をもつ回路が形成された複数のウェーハまたはチップが積層され、それらの回路間が相互に接続されることによりシステムが実現される構成を採用した。

また、システム用回路が形成されたウェーハと、配線のみが形成されているウェーハと、ウェーハ集積回路を構成する機能をもつ回路が形成されたチップまたはウェーハが積層され、それらの回路間が相互に接続されることによりシステムが実現される構成を採用した。

#### 〔作用〕

システム用回路とウエーハ集積回路の機能を持つ回路を別のウエーハ上に形成するため、それぞれのウエーハを製造するに際して、それぞれに最適の製造工程を選択することができ、システム用回路の大量生産によるコストメリットと、ウエーハ集積回路を構成する機能を有する回路の製造容易性を兼ね備えることができる。

このウェーハ集種回路装置において、システム 用回路2は、例えば、汎用DRAMであり、ウエーハ集種回路を構成する機能をもつ回路5は、ウェーハ集種回路を構成する回路間の接続を決定するネットワーク用回路、使用するメモリチップにのみ電源を供給する機能を有するメモリチップ供給用パワースイッチ、配線等である。

そして、組立に際しては、両ウエーハ1、4が 位置合わせして積層され、それぞれの回路の接続 パッドが適宜接続されて、全体としてウエーハ集 積回路装置を構成する。

第2図(a)、(b)、(c)は本発明のウエーハ集積回路装置のウエーハ間の具体的な接続構造を示す断面図である。

この図中の符号は、7がバンプ、8が貫通孔、9が導体である他は、第1図において同符号を付して説明したものと同じものである。

#### 第1具体例(第2図(a))

この例においては、システム用回路 2 が形成されたウェーハ 1 と、ウェーハ集積回路を構成する

また、これらのウェーハを積層して配置し、その回路の間を相互に接続することによって回路間の接続距離を最短にすることができ、信号の伝播遅延時間を最小に抑えることができる。

#### (実施例)

以下、本発明の実施例を図面に基づいて説明する。

#### (1)第1実施例

第1図は、本発明のウエーハ集積回路装置の第 1実施例の構成図である。

第1図中の1はシステム用回路が形成されたウェーハ、2はシステム用回路、3はシステム用回路の接続パッド、4はウェーハ集積回路を構成する機能をもつ回路が形成されたウェーハ、5が形成されたウェーハ集積回路を構成する機能をもつ回路を構成する機能をもつ回路を構成する機能をもっている。整合する位置に接続パッド6が設けられている。

機能をもつ回路5が形成されたウエーハ4が、それらの回路2、5が形成されている面(前面)どうしを対向させて積層し、その対向面において双方の接続用パッドをバンプ7によって接続することによってウエーハ集積回路装置が構成されている。

### 第2具体例(第2図(b))

この例においては、システム用回路2が形成されたウエーハIとウエーハ集積回路を構成する機能をもつ回路5が形成されたウエーハ4を、それらの回路2、5が形成されている面(前面)を共に外側に向け、それらの背面を対向させて積層し、レーザ加工等によって双方の接続パッド3、6とウエーハ1、4を質過電性樹脂等の導体9を埋めの中に低融点金属や導電性樹脂等のよって、ウエーハ集積回路装置が構成されている。

この場合、ウェーハ1、4に孔を設けることに 代えて、イオン注入等によってウェーハ中に不純 物を導入してウェーハの背面まで達する低抵抗の 導電路を形成し、この導電路が相対する部分で接続することによって、回路相互間を接続すること もできる。

### 第3具体例(第2図(c))

この例においては、システム用回路2が形成されたウエーハ1のこの回路2が形成された例(前面)と、ウエーハ集積回路を構成する機能をもつつ回路5が形成されたウエーハ4のこの回路が形成されていない側(背面)とを対向させ、第1具体例と、第2具体例において用いた接続構造を採用して、両ウエーハ集積回路が構成されている。

この場合、ウエーハ1とウエーハ4を逆にすることも可能であるが、集積度が高く、歩留りが厳格なシステム用回路が形成されてたウエーハに貢通孔を設けるのは危険であるから、比較的スペース的に余裕があり、より安全なウエーハ集積回路を構成する機能をもつ回路5が形成されたウエーハ4に貫通孔を設けることが望ましい。

本実施例においては、汎用メモリ等のシステム

用回路が形成されるウェーハとウェーハ集積回路を形成する機能をもつ回路が形成されるウェーハは別体であるから、それらの製造工程が共通回路が形成されるウェーで対しては最先端の精緻なウェーハ集積回路を構成するのように対しては、カール・製造工程を用いて歩留りを高く保つようにすることができる。

ウェーハ集積回路を構成する機能をもつ回路に ついては、チップレイアウトから考えても、余裕 があるから、歩留りを高く保つことが可能で、電 源ラインは必要に応じて幅広くとり、メモリチッ プの電源を制御するパワースイッチの領域も充分 な大きさをとることが可能である。

両ウエーハに形成された回路、例えば、汎用大容量メモリと、プロセッサはウエーハに対して垂直方向の最短距離で接続されるから、その間の信号の伝達遅延時間を最小にすることができる。

### (2)第2実施例

第3図(a)、(b)は本発明の第2実施例の 構成図である。

第3図 (a) は斜視図、 (b) はその断面図で ある。

この図中の符号は、10がプロセッサチップ、 11がバンプである他は第1図、第2図において 説明したものと同じである。

この実施例は、集積回路の性能を重視したもので、システム用回路である汎用メモリ2が形成されたウエーハ1に、配線5が形成されたウエーハ4を積層し、さらに、高速プロセッサチップ10を積層して、それらのウエーハ1、4とチップ10の間を前記の接続構造によって接続することによってウエーハ集積回路が構成されている。

この場合、上記の高速プロセッサチップ 10 は必要に応じてウェーハとして構成することもできる

このウエーハ集積回路においては、プロセッサ チップ10内にウエーハ集積回路のネットワーク 用回路を搭載するが、このプロセッサ10と大容量メモリ2は、ウエーハに対して垂直方向に最短距離で接続されていること、および、プロセッサチップ10とメモリウエーハ1の間にある配線用ウエーハ4はそのウエーハ上に素子を持たないために、ウエーハ基板や配線、層間絶縁膜のパラメータを最適化することが可能である。

また、配線ウェーハ4にはトランジスタなどを 形成しないため、配線のみの工程で済むために、 コスト面でも有利である。

チップレイアウトから考えると配線用回路には 余裕があるから、歩留りを高く保つことが可能で、 電源ラインは必要に応じて幅広くとることができ、 メモリチップの電源を制御するパワースイッチの 領域も充分に大きくすることができる。

上記説明において、ウエーハ1、4について、 ウエーハをそのまま完全な形で使用するものとし て図示、説明したが、本発明はそれに限定される ことなく、ウエーハの一部を採用してウエーハ集 種回路を構成する場合も含まれる。

また、前記実施例においては、ウエーハ集積回路を形成するシステムをメモリに限定したが、本発明によれば、例えば、アレイプロセッサ等他の回路でも上記と同様の効果を奏することは明らかである。

## 〔発明の効果〕

本発明によると、システム用回路とウエーハ集 積回路の機能を持つ回路を別のウエーハ上に形成 するため、それぞれのウエーハを製造するに際し て、それぞれに最適の製造工程を適用することが できる。

すなわち、システム用回路の、最先端の精緻な 製造工程を用いた大量生産によるコストメリット と、ウェーハ集積回路を構成する機能を有する回 路の、熟成した製造工程を用いることによる高い 歩留りと製造容易性を利用することができる。


また、これらのウエーハを積層して配置し、その回路の間を最短距離で相互に接続することによって信号の伝播遅延時間を最小に抑えることがで

きる.

# 4. 図面の簡単な説明


第1図は本発明のウェーハ集積回路装置の第1 実施例の構成図、第2図(a)、(b)、(c) は本発明のウェーハ集積回路装置のウェーハ間の 具体的な接続構造を示す断面図、第3図(a)、 (b) は本発明のウェーハ集積回路装置の第2実 施例の構成図である。

1 ·····システム用回路が形成されたウェーハ、 2 ·····システム用回路、 3 ····・システム用回路の接続パッド、 4 ····・ウェーハ集積回路を構成する機能をもつ回路が形成されたウェーハ、 5 ·····・ウェーハ 4 のウェーハ1 に対向する面に形成された、ウェーハ集積回路を構成する機能をもつ回路、 6 ····・ウェーハ集積回路を構成する機能をもつ回路の接続パッド、 7 ······バンプ、 8 ···・賞通孔、 9 ·····導体、 1 0 ····・プロセッサチップ、 1 1 ·····バンプ




本発明のウェーハ集積回路装置の第1実施例の構成図


第 | 図



本発明のウェーハ集積回路装置のウェーハ間の 具体的な接続構造を示す断面図

第 2 図





(b) 断面図

本発明のウエーハ集積回路装置の第2実施例の構成図

第3図